

Notas Importantes!

- Duração: 2h30m. Durante a realização do teste não é permitida a permanência na sala de calculadoras, telemóveis ou outros dispositivos eletrónicos.
- Responda na folha do teste. Escreva nome e N.º. mec. em todas as folhas.

N.º mec: _____ Nome _____

1. [5 valores] Para cada questão proposta, existem quatro alternativas de resposta, das quais apenas uma é correta. Deve escolher marcando 'x' na célula correspondente da tabela ao lado. No caso de se enganar, pode corrigir desenhando um círculo a cheio sobre o 'x'. A cotação de cada pergunta é de 0.5 valores. Questões não respondidas valem 0. Cada questão errada (ou de resposta ambígua) desconta 1/4 da cotação, até ao limite mínimo de 0 valores no cômputo geral desta parte.

questão	a	b	c	d
1.1		x		
1.2	x			
1.3				x
1.4			x	
1.5	x			
1.6		x		
1.7			x	
1.8			x	
1.9			x	
1.10		x		

1.1 A representação do número 157_8 em base 10 é:

a) 157

b) 111

c) 751

d) nenhuma das anteriores

1.2. A representação do número 27_{10} em base 2 com 8 bits é:

a) 00011011

b) 11011000

c) 00000111

d) nenhuma das anteriores

1.3. A representação do número 0.6273_8 em base 16 é:

a) 0.6273

b) 0.C4E6

c) 0.DCC

d) nenhuma das anteriores

1.4. Considere os números binários $A=110$ e $B=111$. Verifica-se a relação $A>B$ se o código de representação for:

a) complemento para 2 com 3 bits

b) complemento para 1 com 3 bits

c) sinal e módulo com 3 bits

d) sem sinal com 3 bits

1.5. Considere os números $A=1010$ (representação em complemento para 2 com 4 bits) e $B=11111010$ (representação em complemento para 2 com 8 bits). Pode-se afirmar que:

a) $\bar{A} = B$

b) $A < B$

c) $A < B$

d) é impossível comparar os números

1.6. Considere a palavra 1111 (em código AIKEN). A sua representação no código BCD₈₄₂₁ é:

a) 1111

b) 1001

c) 0011

d) impossível

1.7. A palavra 1011 em código binário natural corresponde, em código de Gray, a:

a) 1100

b) 1011

c) 1110

d) nenhuma das anteriores

1.8. O código de Hamming de distância 3 permite:

a) detetar, mas não corrigir, 1 erro

b) detetar e corrigir 2 erros

c) detetar até 2 erros e corrigir até 1 erro

d) detetar 3 erros

$$n+k \geq 2^k - 1 \quad \text{ou} \quad n \geq 2^k - 1 - k$$

1.9. No sistema de representação em complemento para 1 com 4 bits, a soma aritmética de 0100 e 1100 é:


- a) 1000
b) 0000
c) 0001
d) nenhuma das opções anteriores

1.10. No sistema de representação em complemento para 2 com 4 bits, a soma aritmética de 0100 e 1100 é:

- a) 1000
b) 0000
c) 0001
d) nenhuma das opções anteriores

2. [3 valores] Pretende-se implementar a função $k(a,b,c) = (a+c) \cdot (\bar{b}+c) \cdot (b+\bar{c})$ recorrendo apenas a multiplexers 2:1 (vide bloco mux21 representado na questão 3). Comece por construir a tabela de verdade e depois desenhe o circuito explicitando todas as ligações. Admita que dispõe dos complementos das variáveis de entrada e das constantes 0 e 1. Use o número mínimo possível de multiplexers. Não pode usar outros componentes.

a	b	c	K
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1




$$\begin{aligned}
 & (a+c) \cdot (\bar{b}+c) \\
 & \cdot (b+\bar{c}) \\
 & = (a+b+c) \cdot (a+\bar{b}+c) \\
 & \cdot (a+\bar{b}+c) \cdot (\bar{a}+\bar{b}+c) \\
 & \cdot (a+b+\bar{c}) \cdot (\bar{a}+b+\bar{c}) \\
 & = \prod M(0, 2, 6, 1, 5)
 \end{aligned}$$

$$[a = (a+b) \cdot (a+\bar{b})]$$

Nº mec: _____ Nome: _____


3. [2 valores] O circuito da figura seguinte contém um decodificador binário 3:8, um multiplexer 2:1 e uma porta OR de quatro entradas e deve implementar a função $f(a,b,c,d) = a \oplus b \oplus c \oplus d$. As entradas a , b , c e d já estão ligadas, bem como a saída f . Complete o circuito (na própria figura), adicionando as ligações que faltam. Em termos de componentes adicionais, só pode usar portas lógicas NOT. Justifique a sua solução.



$a \oplus b \oplus c \oplus d$ deve ser 1 se há um número ímpar de variáveis que estão ativas (=1) e 0 se o número é par. Em Q_1, Q_2, Q_4 e Q_7 , $a \oplus b \oplus c = 1$ e nos outros Q $a \oplus b \oplus c = 0$. Assim, se $d=1$, $f(a,b,c,d)=0$ se Q_1, Q_2, Q_4 ou Q_7 estiverem ativos (a 1). Se $d=0$ (e, novamente, Q_1, Q_2, Q_4 ou Q_7 estiverem ativos), $f(a,b,c,d)=1 (=Q_1+Q_2+Q_4+Q_7)$. Finalmente, se $Q_1+Q_2+Q_4+Q_7=0$, se $d=1$, $f(a,b,c,d)=1$; se $d=0$, $f(a,b,c,d)=0 (=Q_1+Q_2+Q_4+Q_7)$.

4. [2 valores] Pretende-se projetar um circuito que processe o operando A , representado no sistema 'complemento para dois' com 3 bits ($A_2A_1A_0$), e realize a operação seguinte:

$$R = \begin{cases} (A^2), & \text{se } A \geq 0 \\ -(A^2), & \text{se } A < 0 \end{cases}$$



O resultado $R(R_3R_2R_1R_0)$ também é representado no sistema 'complemento para dois' (com 4 bits). A saída adicional (OF) destina-se a assinalar *overflow*.

Construa apenas a tabela de verdade do bloco em causa; em caso de *overflow*, considere irrelevante o estado das saídas R_3, R_2, R_1 e R_0 .

	A_2	A_1	A_0	R_3	R_2	R_1	R_0	OF
0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0
2	0	1	0	0	1	0	0	0
3	0	1	1	x	x	x	x	1
-4	1	0	0	x	x	x	x	1
-3	1	0	1	x	x	x	x	1
-2	1	1	0	1	1	0	0	0
-1	1	1	1	1	1	1	1	0

5. A tabela de verdade especifica as funções $f(a,b,c,d)$ e $g(a,b,c,d)$.

5.1. [1 valor] Usando o método de Karnaugh, encontre a representação mínima da função $f(a,b,c,d)$ na forma de soma de produtos, aproveitando o melhor possível as situações de irrelevância.

a	b	c	d	f	g
0	0	0	0	x	1
0	0	0	1	x	0
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	x	0
1	0	0	1	0	0
1	0	1	0	1	1
1	0	1	1	x	1
1	1	0	0	x	0
1	1	0	1	x	1
1	1	1	0	x	0
1	1	1	1	1	1

cd \ ab		a			
		00	01	11	10
c	00	x	0	x	x
	01	x	1	x	0
	11	0	1	1	x
	10	1	0	x	1

$$f(a,b,c,d) = bd + \bar{b}\bar{d}$$


5.2. [1 valor] Indique as expressões algébricas de todos os implicantes primos essenciais da função $g(a,b,c,d)$.

cd \ ab		a			
		00	01	11	10
c	00	1	1	0	0
	01	0	1	1	0
	11	0	0	1	1
	10	0	0	0	1

Os implicantes primos são y_0 e y_5 , dados por: $y_0 = \bar{a}\bar{c}\bar{d}$ e $y_5 = a\bar{b}c$

$$g(a,b,c,d) = y_0 + y_1 + y_2 + y_3 + y_4 + y_5$$

Nº mec: _____ Nome _____

6. Considere o circuito sequencial síncrono da figura, baseado em *flip-flops* do tipo D.6.1. [2 valores] Analise-o, apresentando em detalhe todos os passos seguidos e desenhe o diagrama de estados/saídas.


$$y_0 = x \oplus Q_0$$

$$y_1 = Q_0 \oplus Q_1 \quad Q_1^+ = Q_0 \quad Q_0^+ = x$$

estados: A=00, B=01, C=10, D=11

Q_1, Q_0, x	y_1, y_0	Q_1^+, Q_0^+
0 0 0	0 0	0 0
0 0 1	0 1	0 1
0 1 0	1 1	1 0
0 1 1	1 0	1 1
1 0 0	1 0	0 0
1 0 1	1 1	0 1
1 1 0	0 1	1 0
1 1 1	0 0	1 1

Q, x	y_1, y_0	Q^+
A 0	0 0	A
A 1	0 1	B
B 0	1 1	C
B 1	1 0	D
C 0	1 0	A
C 1	1 1	B
D 0	0 1	C
D 1	0 0	D

6.2. [1 valor] Os *flip-flops* que compõem o circuito têm as características temporais seguintes: $t_{\text{setup}}=15$ ns, $t_{\text{hold}}=5$ ns, $t_{\text{pHL}}=25$ ns, $t_{\text{pLH}}=20$ ns; o tempo de atraso de uma porta lógica elementar é $t_{\text{porta}}=10$ ns. Nestas condições, determine a frequência máxima de funcionamento do circuito. Justifique a sua conta e não esqueça as unidades.


$$t_{\text{per}} \geq t_{\text{setup}} + \max(t_{\text{hold}}, t_{\text{pHL}}, t_{\text{pLH}})$$

$$t_{\text{per}} \geq 15 + 25 \text{ ns}$$

$$t_{\text{per}} \geq 40 \text{ ns}$$

$$f_{\text{max}} = \frac{1}{t_{\text{per}_{\text{min}}}} = \frac{1}{40 \times 10^{-9}} = 0.25 \times 10^8 \text{ Hz} \\ = 25 \times 10^6 \text{ Hz} \\ = 25 \text{ MHz} \quad (5)$$

7. Observe o circuito seguinte, baseado num registo de 4 bits e um somador iterativo de 4 bits.



7.1. [1 valor] Determine a sequência de contagem que poderá ser observada nas saídas Q3Q2Q1Q0. Justifique.

Q3Q2Q1Q0. Justifique.

Este circuito adiciona $4 (= 0011[B] + 0001[C] = 0100)$ ao valor anterior ($= Q = A$).
Assumindo que $A = 0000$, a sequência seria: $0000 \rightarrow 0100 \rightarrow$
 $\rightarrow 1000 \rightarrow 1100 \rightarrow 0000 \rightarrow$ repete, ou, em decimal, $0 \rightarrow 4 \rightarrow 8 \rightarrow 12 \rightarrow$
 $\rightarrow 0 \rightarrow$ repete.

7.2. [1 valor] Assumindo que o somador é do tipo *ripple-carry*, calcule o tempo de atraso máximo de cada etapa elementar de soma para que o circuito possa funcionar a 10 MHz. Admita que $t_{\text{setup}} = t_{\text{hold}} = 5 \text{ ns}$ e $t_{\text{pHL}} = t_{\text{pLH}} = 15 \text{ ns}$.

$$4 \times t_{\text{trascorFullAdder}} \leq t_{\text{per}} - t_{\text{setup}} - \max(t_{\text{pHL}}, t_{\text{PLH}})$$


$$t_{\text{latency_FullAdder}} \leq (100 - 5 - 15) / 4$$

latency Full Adder $\approx 20\text{ns}$

$$\begin{aligned} f &= 10 \times 10^6 \text{ Hz} \\ &= \frac{1}{10} \times 10^{-6} \text{ s} \\ &= 0.1 \times 10^{-6} \text{ s} \\ &= 100 \times 10^{-9} \text{ s} \\ &= 100 \text{ ns} \end{aligned}$$

O tempo de atraso máximo de cada etapa elementar é 20 ns.

8. [1 valor] Analise o diagrama temporal seguinte que ilustra o comportamento no tempo de uma máquina sequencial síncrona com uma entrada, x , e uma saída, y . O estado da máquina é representado pelo sinal Q . Indique, justificando, o tipo da máquina.



Máquina de Mealy, pois para o estado $Q_1 = 1$, uma variação no valor de X provoca uma variação na saída Y , sem que haja mudança no valor do estado da máquina Q .